实验教室面积为99m2，实验仪器主要有计算机31台、投影机1台。EDA仿真实验室主要为《EDA技术与VHDL》、《Verilog数字系统设计》等课程开设相应仿真实验。主要面向电子信息工程、通信工程和电气自动化专业的学生。
依据实验大纲的要求，《EDA技术与VHDL》实验内容主要包括：组合电路的设计、时序电路的设计、8位全加器的设计、含异步清零和同步时钟使能的加法计数器的设计、十六进制七段数码显示译码器的设计、数控分频器的设计和序列检测器的设计。。
《Verilog数字系统设计》课程内容主要包括：Verilog 数字设计基础、设计和验证部分。
EDA仿真实验室致力于为学生提供一个理论与实践相结合的学习环境，使学生掌握EDA 技术的基本概念，基本理论以及 EDA 设计的基本方法，使学生具备一定的电信类电子电路设计理论基础，一定的综合电路设计能力，一定的测试能力；培养学生的逻辑思维能力、创新能力和学习新技术的能力，能解决生产与应用中的实际问题，完成本专业相关岗位的工作任务。
